Ein Meilenstein in der Fertigungstechnologie

Die Zukunft der Fertigungstechnologie: Fan-out Panel Level Packaging. (IZM)

Fan-out Panel Level Packaging – dahinter steckt eine äußerst kostengünstige Fertigungstechnologie mit enormem Marktpotenzial. Ein Symposium am 28. und 29. Juni am Fraunhofer IZM gibt den Startschuss, um in internationaler Runde die weitere Forschungsstrategie festzulegen.

Mehr als 1,4 Milliarden Mobiltelefone wurden im vergangenen Jahr weltweit verkauft. Das hat das Statistikportal Statista ermittelt. Bringen Apple, Samsung und Co. eine neue Generation ihrer Smartphones auf den Markt, werden Hunderttausende täglich gefertigt. Die meisten Komponenten wie Speicherchips oder Mikro-Prozessoren werden zugekauft und in den Montagefabriken zum neuen Handy zusammengebaut. Ändern nun Zulieferer die Baugrößen ihrer Komponenten, bringt das den Ablauf gehörig durcheinander. „Werden plötzlich kleinere Speicherchips produziert, ändert das ja wieder alles auf der Montagelinie“, erklärt Dr. Michael Töpper, Wissenschaftler am Fraunhofer IZM. Wer ständig unter hohem Druck produziere, habe nicht die Zeit, seine Assemblierungsstrategie laufend anzupassen.

Was also tun, wenn ein Bauteil plötzlich nicht mehr passen will, weil der Chip zu klein geworden ist? Es wird künstlich vergrößert und erneut zurechtgeschnitten. Eine Möglichkeit dafür ist aktuell das Fan-out Wafer Level Packaging-Verfahren. Hierfür werden die einzelnen Chips auf einen temporären Träger bestückt und über ein Moldverfahren zu einem neuen, rekonfigurierten Wafer zusammengefügt. Nach dem Ablösen des gemoldeten Wafers mit den eingebetteten Chips vom Träger, kann nun eine Umverdrahtung aufgebracht werden. Mit dieser Umverdrahtung können mehrere Chips verbunden werden, oder auch nur elektrische Anschlusspads auf die durch das Molding Compound vergrößerte Chipfläche geroutet werden. So lassen sich sehr flexible, aber trotzdem miniaturisierte Packages und Komponenten fertigen. Doch begrenzt die maximale Größe des rekonfigurierten Wafers von 300 mm die Anzahl der Komponenten, die gleichzeitig darauf bearbeitet werden können.

Eine neue Technologie soll diese Grenze nun einreißen: Fan-out Panel Level Packaging wird der nächste Meilenstein in der Fertigungstechnologie und eine neue Stufe der heterogenen 3D-Integration erreichen. Statt runder Waferformate werden rechteckige Substrate im Bereich von 610 X 457 mm² genutzt – damit können nun weitaus mehr Bauteile gleichzeitig in eine neue Form gebracht werden. Ein Wechsel von der Wafer zur Panel Level-Technologie bringt also ein vielfach höheres Produktionsvolumen. Besonders den Bereich der Consumer-Electronics mit seinen Tablets und Smartphones wird die neue Technologie nachhaltig prägen und sich damit für diese Art von Packaging einen Markt erschließen, dessen Wert auf 170 Millionen USD (Yole 2016) geschätzt wird.

Mehr als 40 Millionen Euro wurden die vergangenen drei Jahre bereits in die Realisierung von Wafer- und Panellevel-Systemen am IZM investiert. „Wir sind in beiden Welten gleichermaßen zu Hause. Das macht uns einzigartig von dem was wir an Equipment zur Verfügung haben und an Prozessen entwickeln können“, erklärt Dr. Tanja Braun, die zusammen mit Michael Töpper den Richtungswechsel federführend vorantreibt. „Diesen Prozess möchten wir nun partnerschaftlich mit führenden Industriefirmen weiterentwickeln“, erklärt die Wissenschaftlerin, „denn als vernetzte Prozesskette kann einer alleine das gar nicht schaffen“. Auf Initiative des IZM formt sich daher gerade eine neue Forschungsgemeinschaft. Namhafte Unternehmen aus den USA, China, Japan und Europa haben sich bereits angeschlossen. Am 28. und 29. Juni werden alle Partner erstmals für ein Eröffnungssymposium am Fraunhofer IZM in Berlin zusammenkommen und die weitere Zusammenarbeit besprechen.

Quelle
Fraunhofer-Institut für Zuverlässigkeit und Mikrointegration IZM